ASIC Design Engineer

ASIC står for Application Specific Integrated Circuit. Det er en chip, der er bygget til én opgave i stedet for at være almen som en processor.

Du designer ikke med loddekolbe. Du skriver kode i VHDL eller SystemVerilog, som beskriver, hvordan hardwaren skal opføre sig. Derefter oversætter værktøjerne det til transistorer, og en fabrik — typisk TSMC, Samsung eller GlobalFoundries — producerer den.

Det, der gør faget anderledes end softwareudvikling, er, at fejl ikke kan patches. En ny chipserie koster meget lang tid og mange penge. Derfor bruges en stor del af projektet på verifikation, før noget sendes til produktion. Det kaldes tape-out, og det er årets vigtigste dato.

Typiske opgaver:

• Omsætte en specifikation til RTL-kode, altså en beskrivelse af logikken på registerniveau.
• Bygge og køre simuleringer for at se, om designet gør det rigtige.
• Skrive verifikationsmiljøer, ofte i SystemVerilog med UVM-metodikken.
• Køre syntese, hvor koden bliver til logiske porte fra bibliotekets celler.
• Arbejde med timing: får signalet lov til at nå frem, før uret tikker igen?
• Optimere strømforbrug. Et høreapparat skal køre en uge på et lille batteri.
• Samarbejde med backend-holdet om floorplan, placering og routing.
• Køre DFT, altså design for test, så chippen kan testes efter produktion.
• Bringe den første prototype op, når chippene kommer retur fra fabrikken.

En almindelig arbejdsdag er meget skærmarbejde og lange simuleringer. Formiddag med at skrive og rette RTL. Efter frokost gennemgang af en fejl, verifikationsholdet har fundet. Sidst på dagen en regressionskørsel sat i gang, som kører natten over på en server.

Rytmen er projektbestemt. Efter tape-out er der en periode med ro. Op mod deadline er der lange dage, fordi datoen hos fabrikken ikke kan flyttes.

Mange arbejder på FPGA i dele af forløbet. En FPGA er en chip, der kan omprogrammeres, og den bruges til at prøve designet af, før det bliver låst i silicium.

Danmark har et lille, men stærkt miljø. De største arbejdspladser ligger i høreapparatbranchen omkring Demant, GN og WS Audiology, hvor lavt strømforbrug er hele forretningen. Derudover er der trådløse chips og radiodesign, blandt andet hos Nordic Semiconductor i Danmark, samt sensor- og effektelektronik hos virksomheder som Analog Devices' danske afdeling. Konsulenthuse leverer ASIC-folk til hele Nordeuropa.

Branchen er international. Kollegerne sidder ofte i Indien, Tyskland eller Norge, og alt fagsprog og dokumentation er på engelsk.

Et praktisk forhold, der fylder mere end før: eksportkontrol. Avanceret halvlederteknologi er omfattet af EU's dual-use-forordning, og Erhvervsstyrelsen administrerer reglerne i Danmark. Det kan påvirke, hvilke oplysninger der må deles med hvilke lande, og det er noget, arbejdsgiveren instruerer i ved ansættelsen.

Faget kræver ingen autorisation, men det kræver en tung teknisk uddannelse. Der er ikke nogen genvej udenom, og næsten alle har en universitetsgrad.

Typiske uddannelsesveje:

• Civilingeniør fra Danmarks Tekniske Universitet i elektroteknologi eller Electrical Engineering, 5 år i alt. Det tydeligste ASIC-miljø i Danmark.
• Civilingeniør fra Aalborg Universitet i elektronik og IT, hvor der er stærke miljøer inden for trådløs kommunikation og integreret kredsløbsdesign.
• Civilingeniør fra Syddansk Universitet eller Aarhus Universitet i elektronik eller computerteknologi.
• Diplomingeniør i elektronik, 3½ år inklusive praktik. Kan føre til jobbet, men de fleste tager en kandidat oveni.

Adgangskravene følger uddannelsen. Ifølge UddannelsesGuiden kræver ingeniøruddannelserne en gymnasial eksamen med matematik A, fysik B og kemi C. Kommer du fra en erhvervsuddannelse, findes der adgangskursus til ingeniøruddannelserne, typisk et år.

Specialiseringen sker på kandidatdelen og i specialet. Kurser i digitalt design, VLSI, verifikation og lavt strømforbrug er dem, der tæller ved ansættelse. Et speciale skrevet i samarbejde med en virksomhed er den mest almindelige indgang til første job.

Alternative veje ind:

• Fra FPGA-udvikling i en embedded-stilling. Sproget og tankegangen er den samme, og skiftet til ASIC er realistisk.
• Fra verifikation. Mange starter som verifikationsingeniør og går derefter over i designdelen.
• Fra en softwarebaggrund med stærk C og digital logik. Det sker, men det kræver selvstudium i timing og hardwaretankegang.
• Fra udlandet. En stor del af de ansatte i danske ASIC-teams er rekrutteret internationalt, fordi der uddannes få herhjemme.

En elektronikuddannelse på erhvervsakademiniveau, fx IT-teknolog eller automationsteknolog, fører sjældent direkte ind i ASIC-design. Den kan derimod føre til test, laboratoriearbejde eller board-design omkring chippen.

Det, der reelt afgør ansættelsen:

• Kan du skrive syntetiserbar RTL, ikke bare kode der simulerer korrekt?
• Forstår du timing, clock domains og metastabilitet?
• Har du rørt ved et rigtigt projekt — praktik, speciale eller et FPGA-projekt derhjemme?

Der går typisk tre til fem år, før man selv kan tage ansvaret for et større blok-design. Erfaringen bygges gennem tape-outs, og der er ikke mange af dem om året.

Karriereveje videre:

• Til senior eller lead designer med ansvar for et helt delsystem.
• Til verifikationsleder eller til DFT-specialist.
• Til chiparkitekt, hvor du fastlægger opdelingen mellem hardware og software.
• Til backend og fysisk design, hvis layout og timing trækker mest.
• Til analog eller mixed-signal design, som er et selvstændigt og eftertragtet spor.
• Til teamlead eller projektleder for et udviklingsprojekt.
• Til konsulent, hvor timeprisen er høj, fordi kompetencen er sjælden.

Jobbet er svært at få uden for de få byer, hvor virksomhederne ligger. Til gengæld er kompetencen international og efterspurgt i Tyskland, Norge, Holland og Irland.

Sprog og design:

• SystemVerilog og VHDL til RTL-beskrivelse. VHDL står stærkt i Europa, SystemVerilog i verifikation.
• UVM, Universal Verification Methodology, som er standarden for opbygning af verifikationsmiljøer.
• Python, TCL og Perl til scripts, der binder værktøjskæden sammen. Bruges hver dag.
• C og assembler, når chippen har en processorkerne, der skal bringes op.

EDA-værktøjer:

• Simulatorer som Cadence Xcelium, Siemens Questa eller Synopsys VCS.
• Syntese med Synopsys Design Compiler eller Cadence Genus.
• Statisk timinganalyse med Synopsys PrimeTime.
• Fysisk design med Cadence Innovus eller Synopsys IC Compiler, typisk hos backend-holdet.
• Formel verifikation og lint-tjek, fx med Cadence JasperGold eller Synopsys SpyGlass.
• Til analog og mixed-signal: Cadence Virtuoso og Spectre.

FPGA og prototype:

• Xilinx Vivado eller Intel Quartus til at afprøve designet, før det låses i silicium.
• Udviklingskort, hvor softwareholdet kan komme i gang, mens chippen stadig er under udvikling.

Lab og måling:

• Oscilloskop, logikanalysator og spektrumanalysator ved bring-up af de første prototyper.
• ATE-testprogrammer, når chippene skal testes i produktion.
• Loddearbejde forekommer, men typisk laves testkortene af andre.

Samarbejde og styring:

• Git eller Perforce til versionsstyring. Store binære filer og biblioteksversioner gør det anderledes end almindelig softwareudvikling.
• Jira og Confluence til opgaver, specifikationer og dokumentation.
• Beregningsklynge med Slurm eller LSF, hvor regressioner kører natten over.
• PDK'et fra fabrikken, altså procesbiblioteket, som er strengt fortroligt og under NDA.

Meget af arbejdet foregår i Linux via terminal. Er du utryg ved kommandolinjen, bliver hverdagen tung.